# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-104170

(43) Date of publication of application: 15.06.1984

(51)Int.CI.

H01L 29/78 // H01L 27/12

(21)Application number: 57-214467

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

06.12.1982


(72)Inventor: MIYAZAWA WAKAO


### (54) THIN FILM TRANSISTOR

### (57)Abstract:

PURPOSE: To reduce the irregular surface by burying a channel part, a source part and a drain part or gate wirings in a substrate.

CONSTITUTION: A channel part, a source part and a drain part are etched and removed by a photolihographic technique on a glass substrate 11, thereby forming a groove. When the surface is mechanically polished with oxidized silicon powder or silicon powder after a polycrystalline film 12 is then formed on the overall surface, the polycrystalline silicon film is formed in the desired pattern, and the surface of the substrate is simultaneously flattened. Then, the surface is oxidized, a film 14 to become a gate electrode is formed, a source and drain diffused layer 15 is then formed by an ion implantation method, an interlayer insulating film 16 is then formed, and a contact hole is further opened. Then, oxidized tin film or oxidized tin and oxidized indium alloy film to become a source wiring and a transparent electrode are formed on the entire surface, and then patterned.





## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭59—104170

⑤Int. Cl.³
 H 01 L 29/78
 // H 01 L 27/12

識別記号

庁内整理番号 7377-5F 8122-5F **43公開 昭和59年(1984)6月15日** 

発明の数 1 審査請求 未請求

(全 3 頁)

69薄膜トランジスタ

20特

願 昭57—214467

②出 願 昭57(1982)12月6日

@発 明 者 宮沢和加雄

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

⑪代 理 人 弁理士 最上務

明 細 4

発明の名称

・薄膜トランジスタ

## 特許請求の範囲

(1) ガラスあるいはセラミックス等の絶録性基板上に形成する薄膜トランジスタにおいて、散薄膜トランジスタにおいて、散薄膜トランジスタのチャンネル部・ソース部およびドレイン部、あるいはゲート配線は、前記絶録基板内に埋め込まれている事を特徴とする薄膜トランジスタ。

### 発明の詳細な説明

本発明は、薄膜トランジスタを形成する絶縁基板上の平担化に関する。

本発明は半導体薄膜及びゲート配線材料として 多結晶シリコン膜を用いて説明するが、他の半導 体薄膜及びゲート配線材料にも強用する。

| 梅膜トランジスタは、高価なシリコン基板上に

形成する半導体聚子に比べ、比較的安価な絶縁基板上に形成できると共に、プロセスコストも安価にできる利点を持っている。

特に透明基板上に静版トランジスタアレイを形成し、液晶ディスプレイを構成したフラットパネル等では、最而に反射率の良い反射板をセットする事により、コントラストの良い表示を得ることができる。

第 1 図を用いて従来の 薄膜 トランジスタの 構造 を示し、その欠点を述べる。

ガラス基板1上に多結晶シリコン膜の島2を形成したのち、表面を酸化し、ゲート電極となる多結晶シリコン膜4を形成する。次にイオンが及びしたのは、カース・ドレインが、カースが成りである。次にカースを開口する。次にカースにのの合金(エエの膜)を全面に形成したのちにカーニングを行なったものを第1回に示す。

通常、トランジスタ部の多結晶シリコン膜及び

ゲート配線用多結晶シリコン膜の厚みはそれぞれ 0.5μπ程度であり、透明電極用酸化スズ膜は 0.2μπ程である。又、フィールド部にはゲート酸化膜が形成されないので、製面の凹凸の差は最大1.0μπにも避する。この様にして形成した薄膜トランジスタを用いて、液晶ディスプレイを構成した場合には、ギャップ材が、凸部にのった場合は他の部分との高低差が1.0μπ生ずる為、20~25%のギャップムラが生じ、表示品質に

又、液晶の配向処理も高い部分が優先的に行な われ、その部分の近くは、配向処理が充分行なわ れない為、液晶の配向不良箇所が生じ、表示品質 の低下につながる。

(8)

部およびドレイン部表面が基板表面と同一になる 為、ゲート電極分(α 5 μ m )だけが高くなるだ けであり、凹凸の最大差はα 5 μ m となり、従来・ の構造の凹凸の最大差の 1.0 μ m の半分となり、 表面の凹凸が少なくなる。

この結果、前記方法で形成した海膜トランジスタを用いて、液晶ディスプレイを構成した場合、には、ギャップムラは従来の半分となり、 表品のの向上につながった。 さらに、液晶の配向処理も高低差が少なくなった事により、 配向処理不良箇所が従来に比べ半分以下になり、 配向処理不良も少なくなった。

次に第3図(α)(b)を用いて、本発明の第 2の実施例を示す。

 以下第2図。第3図を用いて、本発明の実施例を説明する。

第2図( a ) , ( b ) により本発明の第1の実施例を説明する。

ガラス基板11にホトリソグラフィー技術によ りチャンネル部、ソース部およびドレイン部分を エッチンク除去し、満を形成する。次に多結晶シ リコン膜を全面に形成したのちに、表面を酸化シ リコンの粉末あるいはシリコンの粉末を用いて、 機械的に研磨すれば、多結晶シリコン膜は、所望 のパターンに形成されると同時に基板袋面が平担 化され、第2図(α)の様になる。次に設而を酸 化し、ゲート電極となる多結晶シリコン膜14を 形成したのちに、イオン打込み法により、ソース ・ドレイン拡散層15を形成したのちに、層間絶 繰膜16を形成し、さらにコンタクトホールを開 口する。次にソース配線及び透明電極となる酸化 スズ膜あるいはITO膜を全面に形成したのちに 、パターニングを行なったものを第2図(b)に 示す。この樹造によれば、チャンネル部・ソース

(4)

表面が平担化され、なる図(α)の様にない。ないでは、チャンネルのでは、スカーの様にないでは、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーのでは、アッカーのでは、アッカーのでは、アッカーをおいて、アッカーをでは、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをおいて、アッカーをは、

以上述べた如く、本発明によれば、弛膜トランジスタの窓子の一部を越板内部に埋め込むことにより穏々の効果を有する強膜トランジスタを提供する邪ができる。

図面の簡単な説明

第 1 図は従来の蒔膜トランジスタの新面形状図

### 特開昭59-104170 (3)

である。 1 はガラス基板、 2 は多結晶シリコン膜、 3 はシリコン酸化膜、 4 はゲート電極、 5 はソース・ドレイン拡散層、 6 は層間絶縁膜、 7 はソース配線、 8 はドレイン電極。

第 2 図は本発明による 第 1 の 実施例を示す。 1 1 はガラス基板、 1 2 は多結晶 シリコン膜、 1 3 はシリコン酸化膜、 1 4 はゲート電極、 1 5 はソース・ドレイン拡散層、 1 6 は層間絶録膜、


17はソース配線、18はドレイン電極。第3図は本発明による第2の実施例を示す。

2 1 はガラス 基板、 2 2 は多結晶シリコン 膜、 2 3 はシリコン 酸化膜、 2 4 はゲート 単極、 2 5 はソース・ドレイン 拡散層、 2 6 は 層間 絶縁膜、 2 7 はソース配線、 2 8 はドレイン 単極。


以上


出願人 株式会社諏訪栩工舎 代理人 弁班士 殺上 務

(7)





第 1 図





第 2 図





第 3 図